

1.	Наставен предмет	<b>ЛОГИЧКИ КОЛА И ДИСКРЕТНИ АВТОМАТИ</b>																			
2.	Шифра	<b>ETF082Z03</b>																			
3.	Студиска програма	<b>ИКИ, КСИА</b>																			
4.	Семестар (изборност)	<b>зимски (задолжителен) зимски (изборен)</b>																			
5.	Цели на предметот	Запознавање со основните постапки и закони за анализа и проектирање на логички кола и логички мрежи, како и на дигитални електронски компоненти.																			
6.	Осспособен за (компетенции)	Употреба на постапките за проектирање на дигитални електронски компоненти.																			
7.	Услов за запишување на предметот	нема																			
8.	Основна литература (до 3 наслови)	1. McCluskey, E.J., Logic Design Principles, Prentice-Hall Inc., 1986 2. Norman Balabanian, Bradley S. Carlson, Digital Logic Design Principles, John Wiley & Sons, 2001 3. S. Brown, Z. Vranesic, Fundamentals of Digital Logic with VHDL Design, McGraw Hill, 2000																			
9.	Број на кредити	6																			
10.	Вкупен расположив фонд на време	6 ECTS x30 часа = 180 часа																			
11.	Распределба на расположивото време	<table border="1"> <tr> <td>11.1.П -</td> <td>Предавања-теоретска настава (15 недели x 3 часа)</td> <td>45 часа</td> </tr> <tr> <td>11.2.ЛВ -</td> <td>Лабораториски вежби (15 недели x 1 час)</td> <td>15 часа</td> </tr> <tr> <td>11.3.АВ -</td> <td>Аудиторни вежби, консултации (15 недели x 1)</td> <td>15 часа</td> </tr> <tr> <td>11.4.СУ -</td> <td>Самостојно учење</td> <td>75 часа</td> </tr> <tr> <td>11.5.ПЗ -</td> <td>Прoverка на знаење(2 x 3 часа)+(2 x 0.5 часа)</td> <td>7 часа</td> </tr> <tr> <td>11.6.СЗ -</td> <td>Семинарски работи, самостојни задачи</td> <td>23 часа</td> </tr> </table>		11.1.П -	Предавања-теоретска настава (15 недели x 3 часа)	45 часа	11.2.ЛВ -	Лабораториски вежби (15 недели x 1 час)	15 часа	11.3.АВ -	Аудиторни вежби, консултации (15 недели x 1)	15 часа	11.4.СУ -	Самостојно учење	75 часа	11.5.ПЗ -	Прoverка на знаење(2 x 3 часа)+(2 x 0.5 часа)	7 часа	11.6.СЗ -	Семинарски работи, самостојни задачи	23 часа
11.1.П -	Предавања-теоретска настава (15 недели x 3 часа)	45 часа																			
11.2.ЛВ -	Лабораториски вежби (15 недели x 1 час)	15 часа																			
11.3.АВ -	Аудиторни вежби, консултации (15 недели x 1)	15 часа																			
11.4.СУ -	Самостојно учење	75 часа																			
11.5.ПЗ -	Прoverка на знаење(2 x 3 часа)+(2 x 0.5 часа)	7 часа																			
11.6.СЗ -	Семинарски работи, самостојни задачи	23 часа																			
12.	Оценување	<table border="1"> <tr> <td>12.1.Посетеност на настава до 10 бода</td> <td>10 бода</td> </tr> <tr> <td>12.2.Парцијални испити (2 x 100 бода)</td> <td>200 бода</td> </tr> <tr> <td>12.3.Тестови (2 x 25 бода)</td> <td>50 бода</td> </tr> <tr> <td>12.4.Семинарски работи и самостојни задачи</td> <td>20 бода</td> </tr> <tr> <td>12.5.Лабораториски вежби</td> <td>20 бода</td> </tr> </table>		12.1.Посетеност на настава до 10 бода	10 бода	12.2.Парцијални испити (2 x 100 бода)	200 бода	12.3.Тестови (2 x 25 бода)	50 бода	12.4.Семинарски работи и самостојни задачи	20 бода	12.5.Лабораториски вежби	20 бода								
12.1.Посетеност на настава до 10 бода	10 бода																				
12.2.Парцијални испити (2 x 100 бода)	200 бода																				
12.3.Тестови (2 x 25 бода)	50 бода																				
12.4.Семинарски работи и самостојни задачи	20 бода																				
12.5.Лабораториски вежби	20 бода																				
	Забелешка:	Оценки: од 180 до 205 бода 6 (шест) од 206 до 230 7 (седум) од 231 до 255 8 (осум) од 256 до 280 9 (девет) од 281 до 300 10 (десет)																			
13.	Услов за потпис и формален испит	Реализирани активности: од 11.1 до 11.5																			

**ПЛАНИРАЊЕ АКТИВНОСТИ ЗА НАСТАВНИОТ ПРЕДМЕТ ЛОГИЧКИ КОЛА И ДИСКРЕТНИ АВТОМАТИ**

недела	Предавања - теоретска настава			Аудиторни и лабораториски вежби		
	часа	тема	часа	тема		
	3	Бројни системи, кодови, претворање на кодови	1	Задачи од конверзија на броеви во различни бројни системи, бинарна аритметика и комплементи		
	3	Булови функции и мрежи, специјални функции	1	Задачи од кодови и конверзија на кодови, детектирање и корекција на грешки		
	3	Теореми	1	Задачи од прекинувачка алгебра, прекинувачки операции и логички порти		
	3	Анализа на комбинациони мрежи	1	Задачи од прекинувачки изрази и прекинувачки функции со примена на теоремите		
	3	Синтеза на комбинациони мрежи, методи за минимизација (Карноови мапи)	1	Задачи со претставување на логички функции (Карноови мапи)		
			2	Запознавање со Klogic и работа со претставување на логички функции		
	3	Синтеза на комбинациони мрежи, методи за минимизација (метода на Quin-McCluskey)	1	Дизајн на комбинациони логички мрежи. Минимизирање и минимална реализација на логички функции.		
			2	Минимизирање со Карноови мапи		
	3	Мултиплексери, демултиплексери, кодери, декодери	1	Табеларна метода Quin-McCluskey		
			2	Дизајн на логичка мрежа за собирање и одземање		
	3	Пѓв Парцијален Испит	1	Консултации		
			2			
	3	Анализа на секвенцијални мрежи, секвенцијални мрежи во фундаментален режим, секвенцијални мрежи во импулсен режим	1	Мултиплексери и демултиплексери, кодери и декодери, ROM и PLA и повторување и припрема за парцијалниот испит		
			2	Дизајн на логичка мрежа за приказ на хексадецимални цифри на седумсегментен дисплеј		
	3	Анализа на секвенцијални мрежи, секвенцијални мрежи во фундаментален режим, секвенцијални мрежи во импулсен режим	1	Задачи од секвенцијални логички мрежи, Latch-ови и flip-flop-ови и		
			2			
	3	Синтеза на секвенцијални мрежи, минимизација на табели на состојби	1	Задачи за анализа и дизајн на поместувачки (Shift) регистри		
			2			
	3	Синтеза на секвенцијални мрежи, минимизација на табели на состојби	1	Задачи од основни концепти на синхрони секвенцијални мрежи и		
			2	Анализа на SR latch и дизајн на LG флип-флоп		
	3	Регистри и бројачи	1	Минимизација на целосно дефинирани табели на состојби		
			2	Дизајн на синхронна секвенцијална межа		
	3	Регистри и бројачи	1	Анализа на асинхрони, синхрони и поместувачки бројачи.		
			2	Анализа на работата на бројачи		
	3	Запознавање и работа со VHDL	1	Програмирање во VHDL програмскиот јазик. Повторување и подготовка		
			1	Програмирање во VHDL програмскиот јазик		
Збир	<b>45</b>		<b>30</b>			